JTAG 구성
JTAG 구성 체계는 IEEE 표준 1149.1 JTAG 인터페이스 핀을 사용하고 JAM 표준 테스트 및 프로그래밍 언어(STAPL) 표준을 지원합니다. 직렬 벡터 파일(SVF)은 타사 프로그래밍 도구를 사용하여 인텔® FPGA 장치에서 지원됩니다. 인텔 FPGA 장치는 JTAG 명령이 모든 장치 구성 모드보다 우선하도록 설계되었습니다. 따라서 JTAG 구성은 다른 구성 모드가 완료될 때까지 기다리지 않고도 이루어질 수 있습니다. JTAG 구성은 인텔 FPGA 다운로드 케이블 또는 마이크로프로세서와 같은 지능형 호스트를 사용하여 수행할 수 있습니다.
구성 방법
- 인텔® FPGA 케이블 다운로드
- 다운로드 케이블을 사용하여 구성 데이터를 다운로드하거나 프로덕션 도중 시스템에 프로토타이핑하는 동안 데이터를 프로그래밍합니다.
- JRunner
- JTAG 인터페이스를 통해 FPGA 구성하는 데 사용되는 휴대용 소프트웨어 드라이버.
- PC 또는 임베디드 프로세서에서 작동합니다.
- ByteBlasterTM II 또는 ByteBlasterMVTM 다운로드 케이블을 사용할 수 있습니다.
- 임베디드 시스템 또는 기타 플랫폼으로 포팅할 수 있는 소스 코드.
- Jam STAPL 플레이어
- JTAG 인터페이스를 통해 시스템 내 프로그래밍(ISP)을 제공합니다.
- PC 또는 임베디드 프로세서에서 작동합니다.
- ByteBlaster II 또는 ByteBlasterMV 다운로드 케이블을 사용할 수 있습니다.
설명서
- Stratix® IV 장치 핸드북, 볼륨 1, 장 12: JTAG 경계 스캔 테스트
- Stratix® III 장치에서 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Stratix® II 및 Stratix II GX 장치에서 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Cyclone® III 장치에 대한 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Cyclone® II 장치에 대한 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Arria GX 장치에 대한 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Arria II 장치에 대한 JTAG 바운더리 스캔 테스트
- AN 39: 인텔 FPGA 장치에서 IEEE 1149.1(JTAG) 경계 스캔 테스트
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.