Avalon® 메모리 매핑 기본 템플릿

author-image

기준

제공된 템플릿에는 SOPC 빌더 지원 구성 요소로 번들로 제공되는 Avalon 메모리 매핑(MM) Verilog 모듈이 포함되어 있습니다. 구성 요소는 메모리에 액세스할 수 있으며 사용자 지정 로직으로 액세스할 수 있는 간단한 인터페이스를 노출합니다. 구성 요소는 매개 변수로 사용할 수 있으므로 지역 및 성능 최적화를 위한 기능을 끊을 수 있습니다. SOPC Builder가 지원하는 모든 인텔® 장치 제품군에서 구성 요소를 사용할 수 있습니다. 구성 요소는 Verilog 기반이므로 고유한 사용자 정의 로직을 추가하여 독립형 구성 요소를 만들 수 있습니다. SOPC Builder에서 사용할 수 있는 구성 요소 편집기를 사용하여 기본 템플릿 Verilog 파일 및 자체 소스 파일을 기반으로 새 구성 요소를 생성하기만 하면됩니다. 사용 편의를 위해 구성 요소는 Tcl 콜백을 사용하여 GUI 환경에서 자동으로 설정을 변경할 수 있습니다.

시스템 상호 연결 패브릭은 파열 및 비 버스트 전송을 지원하므로 다양한 특수 구성 요소가 제공됩니다. 시스템의 메모리 유형에 가장 적합한 구성 요소 설정을 선택하여 과도한 로직 생성을 방지하십시오. 표 1은 시스템 요구 사항에 따라 사용할 구성 요소를 간략하게 설명합니다.

구성 요소는 사용자 지정 로직에 연결할 수 있도록 제어 및 데이터 인터페이스를 노출합니다(그림 1 참조). 제어 인터페이스를 사용하여 메모리 주소, 전송 길이 및 핸드셰이킹 신호와 같은 정보를 지정합니다. 데이터 인터페이스는 간단한 송신 및 승인 프로토콜을 사용하여 기본 내부 버퍼를 오가는 데이터를 제공합니다.

그림 1. 기본 구성 요소를 읽습니다.

그림 2. 기본 구성 요소를 작성합니다.

읽기 및 쓰기 프라이머리는 모두 동일한 인터페이스 유형과 신호를 공유합니다. 유일한 예외는 버스트 프라이머리에 추가 버스트 카운트 신호가 필요하다는 것입니다. 이 버스트 카운트 신호는 시스템 상호 연결 패브릭과 메모리에 순차 액세스 수를 알려주는 신호입니다. 인텔은 시스템 내 메모리의 최대 버스트 길이와 동일한 최대 버스트 길이를 사용하도록 버스트 기본 구성 요소를 구성할 것을 권장합니다. 권장 설계 관행에 대한 자세한 내용은 임베디드 디자인 핸드북(PDF)을 참조하십시오.

이 설계 예제 사용

Avalon-MM 기본 템플릿(.zip 파일)을 다운로드하십시오.

Avalon-MM 기본 템플릿 README(.txt 파일)를 다운로드하십시오.

이 설계의 사용은 인텔® 설계 예시 라이센스 계약의 이용 약관에 따라 적용됩니다.

.zip 파일에는 예제를 재현하는 데 필요한 모든 하드웨어 파일과 Avalon_MM_Primaries_Readme.pdf 파일이 포함되어 있습니다. Avalon_MM_프라이머리_Readme.pdf 파일에는 자신의 디자인에 템플릿을 사용하는 것에 대한 자세한 정보가 포함되어 있습니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.