VHDL: 트라이 스테이트 버스

author-image

기준

이 예에서는 아키텍처 본문에 WHEN-ELSE 절을 사용하여 8개의 트라이 스테이트 버퍼를 구현합니다. 피드백 경로가 없으므로 출력 핀 my_out INOUT 대신 OUT으로 지정됩니다.

이 예는 피드백 라인을 사용하지 않는 경우를 제외하고 VHDL: Bidirectional Bus 예와 유사합니다.

프로젝트에서 이 예제를 사용하는 것에 대한 자세한 내용은 다음 으로 이동하십시오.


prebus.vhd

라이브러리 IEEE;
    ieee.std_logic_1164.ALL을 사용하십시오.

엔터티 프리버스 IS
        PORT(my_in:  in STD_LOGIC_VECTOR(7 DOWNTO 0);
        sel:    in STD_LOGIC;
        my_out : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END 프리버스;

프리버스의 아키텍처 최대 성능은
    my_out <= "ZZZZZZ"(sel
    = '1')
    기타 my_in 시작됩니다.
END maxpld;

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.