인텔® Quartus® Prime Pro 및 Standard 소프트웨어 사용 설명서
Pro Edition 및 Standard Edition 컬렉션의 각 사용 설명서는 특정 주제를 다루며 디자인을 완성하는 데 필요한 정보를 쉽고 효율적으로 찾을 수 있도록 설계되었습니다.
또는 교차 사용자 가이드 검색 및 단일 다운로드를 위해 적용 가능한 모든 사용 설명서를 결합한 단일 PDF를 다운로드할 수 있습니다.
번호 | 사용 설명서 제목 | 에디션 | 설명 |
---|---|---|---|
1. | 시작 | 인텔 Quartus Prime Pro Edition 프로젝트 및 지적 재산권(IP) 관리, 초기 설계 계획 고려 사항, 이전 소프트웨어 버전에서의 프로젝트 마이그레이션 등 인텔 Quartus Prime Pro Edition 소프트웨어의 기본 기능, 파일 및 설계 흐름을 소개합니다. | |
2. | 플랫폼 디자이너 | 프로젝트에서 사용자 지정 IP 코어 통합을 간소화하는 시스템 통합 도구인 플랫폼 디자이너를 사용하여 시스템을 만들고 최적화하는 방법을 설명합니다. 플랫폼 디자이너는 IP 기능과 하위 시스템을 연결하기 위한 상호 연결 로직을 자동으로 생성합니다. | |
3. | 디자인 권장 사항 | 인텔 Quartus Prime Pro Edition 소프트웨어로 FPGAs 설계하기 위한 최상의 설계 방법을 설명합니다. HDL 코딩 스타일과 동기식 설계 방식은 설계 성능에 상당한 영향을 미칠 수 있습니다. 권장 HDL 코딩 스타일을 따르면 인텔 Quartus Prime Pro Edition 소프트웨어 합성을 통해 하드웨어에서 설계를 최적으로 구현할 수 있습니다. | |
4. | 컴파일러 | 인텔 Quartus Prime Pro Edition 소프트웨어 컴파일러의 모든 단계를 설정, 실행 및 최적화하는 방법을 설명합니다. 컴파일러는 장치 프로그래밍 파일을 생성하기 전에 디자인을 합성하고, 배치하고, 라우팅합니다. | |
5. | 설계 최적화 | 인텔® FPGAs에서 최고의 디자인 성능을 달성하는 데 사용할 수 있는 인텔 Quartus Prime Pro Edition 소프트웨어 설정, 도구 및 기술에 대해 설명합니다. 기술에는 디자인 넷리스트 최적화, 리타이밍 및 타이밍 클로저를 제한하는 중요한 체인 해결, 장치 리소스 사용 최적화가 포함됩니다. | |
6. | 프로그래머 | 인텔 FPGA Download Cable 연결을 통해 인텔 FPGAs 구성하고 CPLD 및 구성 장치를 프로그래밍할 수 있는 인텔 Quartus Prime Pro Edition 소프트웨어 프로그래머의 작동에 대해 설명합니다. | |
7. | 블록 기반 설계 | 모듈식 또는 계층적 디자인 흐름이라고도 하는 블록 기반 디자인 흐름에 대해 설명합니다. 이러한 고급 흐름을 통해 프로젝트 내에서 디자인 블록(또는 계층적 디자인 인스턴스를 구성하는 로직)을 보존하고 다른 프로젝트에서 디자인 블록을 다시 사용할 수 있습니다. | |
8. | 부분 재구성 | 나머지 FPGA 디자인은 계속 작동하면서 FPGA의 일부를 동적으로 재구성할 수 있는 고급 디자인 흐름인 부분 재구성에 대해 설명합니다. 다른 영역의 작동에 영향을 주지 않고 특정 디자인 영역에 대해 여러 페르소나를 정의합니다. | |
9. | 타사 시뮬레이션 | 장치 프로그래밍 전에 설계 동작을 검증할 수 있는 Aldec*, Cadence*, Mentor Graphics* 및 Synopsys*의 타사 시뮬레이션 도구에 대한 RTL 및 게이트 레벨 설계 시뮬레이션 지원에 대해 설명합니다. 시뮬레이터 지원, 시뮬레이션 흐름 및 시뮬레이션 인텔 FPGA IP 포함합니다. | |
10. | 타사 합성 | Mentor Graphics 및 Synopsys의 타사 합성 도구에서 디자인의 선택적 합성 지원에 대해 설명합니다. 설계 흐름 단계, 생성된 파일 설명 및 합성 지침이 포함됩니다. | |
11. | 디버그 도구 | 설계의 실시간 검증을 위한 인텔 Quartus Prime Pro Edition 소프트웨어 시스템 설계 디버깅 도구 포트폴리오에 대해 설명합니다. 이러한 도구는 설계의 신호를 디버깅 로직으로 라우팅(또는 "탭")하여 가시성을 제공합니다. 이러한 도구에는 시스템 콘솔, 신호 탭 로직 분석기, 트랜시버 툴킷, 시스템 내 메모리 콘텐츠 편집기, 시스템 내 소스 및 프로브 편집기가 포함됩니다. | |
12. | 타이밍 분석기 | 기본적인 정적 타이밍 분석 원칙과 업계 표준 제약 조건, 분석 및 보고 방법론을 사용하여 설계에 포함된 모든 로직의 타이밍 성능을 검증하는 강력한 ASIC 스타일 타이밍 분석 도구인 인텔 Quartus Prime Pro Edition 소프트웨어 타이밍 분석기의 사용법을 설명합니다. | |
13. | 전력 분석 및 최적화 | 장치 전력 소비를 정확하게 예측할 수 있는 인텔 Quartus Prime Pro Edition 소프트웨어 전력 분석 도구에 대해 설명합니다. 장치의 전력 소비를 예측하여 전력 예산을 개발하고 전원 공급 장치, 전압 조정기, 방열판 및 냉각 시스템을 설계합니다. | |
14. | 설계 제약 조건 | 컴파일러가 디자인을 구현하는 방법에 영향을 주는 타이밍 및 논리 제약 조건(예: 핀 할당, 장치 옵션, 논리 옵션 및 타이밍 제약 조건)에 대해 설명합니다. 인터페이스 플래너를 사용하여 인터페이스 구현을 프로토타이핑하고, 클럭을 계획하고, 합법적인 장치 평면도를 신속하게 정의할 수 있습니다. 핀 플래너를 사용하여 대상 장치의 그래픽 표현으로 모든 I/O 할당을 시각화, 수정 및 검증합니다. | |
15. | PCB 설계 도구 | Mentor Graphics 및 Cadence의 선택적 타사 PCB 설계 도구 지원에 대해 설명합니다. 또한 HSPICE 및 IBIS 모델을 사용한 신호 무결성 분석 및 시뮬레이션에 대한 정보도 포함합니다. | |
16. | 스크립팅 | Tcl 및 명령줄 스크립트를 사용하여 인텔 Quartus Prime Pro Edition 소프트웨어를 제어하고 프로젝트 관리, 제약 조건 지정, 컴파일 또는 타이밍 분석 실행 또는 보고서 생성과 같은 광범위한 기능 수행에 대해 설명합니다. |
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.