설명
아니요, 본딩된 트랜시버 채널을 Stratix® V 및 Arria® V GZ 트랜시버 디바이스에 비연속적으로 배치할 수 없습니다.
올바른 작동을 위해서는 본딩된 채널 배치가 트랜시버 뱅크 내에서 인접해야 합니다.
다음 예는 잘못된 본딩 채널 구성을 보여줍니다.
예 1: 결합되지 않은 채널이 산재되어 있는 잘못된 5채널 ATX PLL 클럭 결합 인터페이스.
-
GXB_[Tx,Rx]_[L,R][5,11,17,23] = 결합 인터페이스 채널 1
-
GXB_[Tx,Rx]_[L,R][4,10,16,22] = 결합 인터페이스 채널 0
-
GXB_[Tx,Rx]_[L,R][3,9,15,21] = 결합 인터페이스 채널 2
-
GXB_[Tx,Rx]_[L,R][2,8,14,20] = 결합되지 않은 채널
-
GXB_[Tx,Rx]_[L,R][1,7,13,19] = 결합 인터페이스 채널 3
-
GXB_[Tx,Rx]_[L,R][0,6,12,18] = 결합 인터페이스 채널 4
예 2: 자체 CMU PLL과 인터서링된 불법 5채널 CMU PLL 클럭 결합 인터페이스
- GXB_[Tx,Rx]_[L,R][5,11,17,23] = 채널 4
- GXB_[Tx,Rx]_[L,R][4,10,16,22] = CMU로 사용됨
- GXB_[Tx,Rx]_[L,R][3,9,15,21] = 채널 3
- GXB_[Tx,Rx]_[L,R][2,8,14,20] = 채널 2
- GXB_[Tx,Rx]_[L,R][1,7,13,19] = 채널 0
- GXB_[Tx,Rx]_[L,R][0,6,12,18] = 채널 1
5 또는 6 채널 결합 인터페이스를 구현하려면 ATX PLL을 사용해야 합니다.