설명
TimeQuest 타이밍 분석기는 경우에 따라 공통 클럭 경로 비관론 제거 활성화를 켜더라도 모든 공통 클럭 경로 비관론(CCPP)을 제거하지 못할 수 있습니다. TimeQuest 타이밍 분석기는 데이터 도착 경로에서 마지막 레지스터의 클럭 핀까지 CCPP를 제거합니다. 데이터 도착 경로에 레지스터가 없는 경우 CCPP는 경로의 마지막 클럭 소스까지 제거됩니다.
소스 동기 출력에는 데이터 도착 경로에 레지스터가 없습니다. 경로는 일반적으로 PLL 출력에서 출력 멀티플렉서의 선택 줄을 통해 최상위 IO로 이동합니다. 대부분의 경우 경로의 마지막 클럭 소스는 PLL 출력입니다. 클럭 경로는 나머지 경로의 대부분에서 일반적이지만 마지막 클럭 소스 이후에는 비관론이 제거되지 않습니다.
해결 방법
더 많은 CCPP를 제거할 수 있도록 이 제한을 해결하는 방법에는 두 가지가 있습니다.
- PLL 출력 이후, 데이터 도착 및 데이터 필수 경로가 분할되기 전에 클럭 경로의 노드에서 추가로 생성된 클럭을 정의합니다. 대부분의 소스 동기 출력과 같은 일부 경우에는 PLL 출력과 경로가 분할되는 지점 사이의 클럭 경로에 다른 노드가 없기 때문에 이 솔루션은 실용적이지 않습니다.
이 해결 방법을 사용할 수 있는 경우 곱셈, 나눗셈 또는 시프트 없이 PLL 출력을 기반으로 추가로 생성된 클럭을 만듭니다. 그런 다음 TimeQuest 타이밍 분석기는 PLL 출력과 새로 생성된 클록의 대상 사이의 추가 CCPP를 제거합니다.
- 이 스크립트 report_timing_pess.tcl을 사용하여 TimeQuest 타이밍 분석기가 모든 CCPP를 제거하지 않은 경로의 타이밍을 보고합니다. 스크립트는 제거해야 하는 추가 CCPP를 계산하고 제거해야 하는 추가 CCPP를 통합하는 조정된 느슨한 값을 보고합니다.
스크립트를 사용하려면 TimeQuest 타이밍 분석기에서 소싱합니다. 그러면 report_timing_pess라는 새 명령이 만들어집니다. report_timing 명령과 동일한 옵션을 지원하지만, 보고하는 슬랙 값에는 제거해야 하는 추가 CCPP가 통합되어 있습니다. report_timing 명령 대신 report_timing_pess 명령을 사용하여 소스 동기 출력 또는 TimeQuest 타이밍 분석기가 모든 CCPP를 제거하지 않은 기타 경로에서 타이밍을 분석합니다.
다음 명령은 스크립트를 사용하여 소스 동기 출력에서 타이밍을 분석하는 방법의 예를 보여줍니다.
tcl> 소스 report_timing_pess.tcl
TCL입니다> report_timing_pess -to [get_ports DAC_DATA[*]] -setup \
-npaths 100 -panel_name "DAC 출력 설정 시간 보고서"