문서 ID: 000077059 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-01-20

에지 정렬 소스 동기 출력 인터페이스에 대한 공통 클럭 경로 비관론을 완전히 제거하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 13.1 및 이전 버전의 문제로 인해 TimeQuest™ 타이밍 분석기는 에지 정렬 소스 동기 출력 인터페이스를 위한 CCPP(Common Clock Path Pessmism)의 양을 충분히 제거하지 못합니다.

클럭 소스가 입력 핀에서 직접 오는 경우 CCPP가 제거되지 않습니다.
클럭 소스가 PLL에서 오는 경우 PLL 출력과 대상 간의 클럭 경로에 대해 CCPP가 제거되지 않습니다.

해결 방법

이 문제를 해결하려면 다음 단계에 따라 TimeQuest 타이밍 분석기에 의해 자동으로 제거되지 않는 CCPP를 수동으로 고려합니다.

1) 각 출력 경로에 대해 report_timing 명령을 실행하고 -show_routing 옵션을 포함합니다.
2) 타이밍 보고서의 "데이터 도착 경로" 및 "데이터 요구 경로" 섹션에서 클럭 경로의 공통 요소 간의 차이를 비교하여 총 CCPP를 계산합니다.
3) 이 값을 타이밍 분석 결과에 수동으로 반영

그런 다음 총 CCPP 수치를 타이밍 분석 결과에 수동으로 고려해야 합니다.

TimeQuest 타이밍 분석기가 이미 클럭 비관론의 양을 고려하고 있는 경우 위의 단계에서 계산된 총 금액에서 이 값을 빼야 합니다.

이 문제는 향후 장치 제품군에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.