설명
PCIe 하드 IP PMA의 문제로 인해 링크가 Detect.Active 상태에서 멈출 수 있습니다.
이는 두 개의 연속 TxDetectRx의 낮은 주기가 544ns 미만인 경우 트랜시버 수신기가 PIPE 인터페이스의 PHYSTATUS 펄스를 하드 IP 코어로 반환하지 않는 논리를 감지하기 때문입니다.
이 문제는 Stratix® IV GX, Stratix® IV GT 및 Arria® II GX 장치에 영향을 줍니다.
해결 방법
하드 IP 재설정 로직을 수동으로 변경하여 최소 1us에 대해 crst 및 srst 신호를 어설션합니다.
다음 파일을 사용하여 위의 요구 사항을 충족하기 위해 Avalon® 스트리밍 및 Avalon® 메모리 매핑 인터페이스 모두에 필요한 변경 사항을 볼 수 있습니다.
- top_rs_hip(.v): 추가된 재설정 로직은 181-211행에서 찾을 수 있습니다. Avalon 스트리밍 인터페이스를 위해 <인스턴스화 이름>_rs_hip.v 파일에 이러한 줄을 배치합니다.
- pcie_compiler_0(.v) : 추가된 재설정 로직은 648-684행에서 찾을 수 있습니다. 메모리 매핑 인터페이스를 위해 인스턴스화 파일에 이러한 줄을 배치Avalon.
- pcie_compiler_0(.vhd): 추가된 재설정 논리는 775-810줄에서 찾을 수 있습니다. 메모리 매핑 인터페이스를 위해 인스턴스화 파일에 이러한 줄을 배치Avalon.