문서 ID: 000075844 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-12-31

PCIe 모드와 다른 트랜시버 모드 간에 변경하기 위해 동적 재구성을 사용할 때 Stratix IV GX/GT 시스템에서 수신기 비트 오류가 발생하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PCIe 모드와 다른 트랜시버 모드 간에 변경하기 위해 동적 재구성을 사용하여 Stratix® IV 시스템에서 수신기 비트 오류가 발생할 수 있는 이유에 대한 정보는 Stratix IV GX 정오표 (PDF) 및 Stratix IV GT 정오표 (PDF)를 참조하십시오.

이 문제를 해결하려면 동적 재구성이 완료된 후 그림 1의 파형에 설명된 아래 설명된 재설정 시퀀스 솔루션을 적용합니다. 리셋 시퀀스를 적용하면 각 트랜시버가 올바르게 초기화됩니다.

그림 1. 리셋 시퀀스 파형


Figure 1. Reset Sequence Waveform

    rx_digitalreset 신호를 어설션 rx_analogreset 합니다.

    1. rx_freqlocked[0..n-1] 신호가 낮아지며, 이는 트랜시버가 참조 클럭에 잠금 중임을 나타냅니다(참조 잠금).
    2. 신호를 해제합니다 rx_analogreset . 신호를 해제하기 전에 수신기 입력에 rx_analogreset 데이터가 있는지 확인하십시오.
    3. rx_freqlocked[0..n-1] 신호가 높아져 트랜시버가 데이터에 고정되고 있음을 나타냅니다.
    4. 마지막 rx_freqlocked 신호가 하이가 된 후 약 4μs(tLTD_Auto)가 지나면 신호를 해제합니다rx_digitalreset.

      관련 제품

      이 문서는 다음 항목에 적용됩니다. 2 제품

      Stratix® IV GT FPGA
      Stratix® IV GX FPGA

      이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.