인텔® Stratix® 10 및 Intel Agilex® 7 FPGA E-Tile 장치와 함께 인텔® Quartus® Prime Software Transceiver Toolkit을 사용할 때 직관적이지 않은 직렬 루프백 동작이 표시되는 이유는 무엇입니까?

어떤 종류의 RX 적응도 실행하지 않은 경우 인텔® Stratix® 10 및 Intel Agilex® 7 E-Tile 장치와 함께 인텔® Quartus® Prime Software Transceiver Toolkit을 사용하여 직관적이지 않은 직렬 루프백 동작을 볼 수 있습니다.

인텔 Stratix 10 및 Intel Agilex® 7 FPGA E-Tile 트랜시버를 사용할 때는 RX 적응을 반드시 실행해야 합니다. RX 적응을 실행하지 않은 경우 다음과 같은 동작이 나타날 수 있습니다.

• 툴킷은 내부 또는 외부 직렬 루프백에 관계없이 0비트 오류율(BER)을 표시합니다.
• 시스템에서 내부 및 외부 루프백을 구현하고 트래픽 중단 없이 내부 직렬 루프백을 켜고 끌 때 0 BER 오류가 나타납니다.

이 문제를 해결하려면 항상 인텔 Stratix 10 및 Intel Agilex® 7 FPGA E-타일 트랜시버에서 RX 적응을 실행해야 합니다. 인텔 Quartus Prime Software Transceiver Toolkit에서 E-Tile 트랜시버를 초기화하는 흐름은 다음 문서에 설명되어 있습니다.

https://www.intel.com/content/www/kr/ko/support/programmable/articles/000077764.html