중요 문제
Quartus® II 소프트웨어 버전 12.1의 Stratix® V 장치를 대상으로 하는 설계의 경우 TimeQuest 타이밍 분석기에서 보고한 타이밍 지연과 관련된 몇 가지 알려진 문제가 있습니다. 5SGXA5, 5SGXA7, 5SGTC5 및 5SGTC7 타이밍 모델만 Quartus II 소프트웨어 버전 12.1에서 최종적으로 지정되었지만 모든 Stratix V 장치가 영향을 받습니다.
이후 버전의 Quartus II 소프트웨어에서 다른 타이밍 모델 변경에 대한 최신 정보는 아래 관련 솔루션 섹션을 참조하십시오.
Stratix V 장치에 등록된 출력이 있는 M20K 블록의 넓은 데이터 폭에 대해 보고된 TCO는 비관적일 수 있습니다.
TimeQuest 타이밍 분석기에서 보고한 TCO 값은 폭이 16비트 이상이고 등록된 출력이 있는 Stratix V M20K 블록에 대해 비관적일 수 있습니다. TimeQuest 타이밍 분석기에 의해 보고된 출력 레지스터 비트 16 - 39의 TCO 값은 최대 500ps까지 비관적일 수 있습니다. 비트 0 - 15에 대한 TCO 값이 올바르게 보고됩니다.
비관적인 타이밍 값을 방지하려면 너비가 16비트를 초과하는 RAM을 구현하지 마세요. 16비트보다 넓은 RAM 블록을 사용해야 하는 경우 단순 이중 포트 모드 또는 ROM 모드를 사용하지 마십시오.
Stratix V 장치에서 지역 시계 73-91에 대한 지역 시계에서 척추 시계로의 타이밍 지연이 올바르지 않습니다.
Stratix V 장치를 대상으로 하는 설계의 경우 지역 클럭 73-91(디바이스의 오른쪽 중앙 및 왼쪽 중앙에 위치)에서 스파인 클럭까지의 타이밍 지연이 0으로 잘못 보고됩니다. 85°C에서 속도 등급 3 장치의 실제 지연은 약 1ns입니다.
지역 클럭은 TimeQuest 타이밍 분석기에 QUADRANT_CLOCK 라우팅 요소로 나열되며, 지역 클럭 번호는 클럭 컨트롤(STRATIXV_CLKBUF) 노드의 CLKCTRL_R<number> 위치 문자열에 있는 숫자 값으로 식별됩니다. 스파인 클럭은 SPINE_CLOCK 라우팅 요소로 나열됩니다.
이 문제를 방지하려면 장치의 오른쪽 중앙과 왼쪽 중앙에 있는 지역 시계 73-91을 사용하지 마십시오.
Stratix V DSP 입력 포트의 타이밍 경로는 일부 상황에서 분석되지 않습니다
Stratix V 장치를 대상으로 하는 설계에서 DSP 출력이 등록되었지만 필터에서 공통적으로 사용되는 포트의 RESULTA 연결이 끊어지면 DSP 입력 포트에서 DSP 출력 레지스터까지의 모든 경로가 타이밍에 대해 분석되지 않습니다.
비 DPA 모드에서 LVDS-코어 전송을 위한 Stratix V 홀드 타이밍이 올바르지 않습니다.
Quartus II 소프트웨어 버전 12.1의 잘못된 타이밍 모델은 비 DPA 모드의 LVDS와 코어 레지스터 간의 유지 시간 마진이 낮은 설계에 대한 하드웨어 오류를 초래할 수 있습니다. Quartus II 소프트웨어 버전 12.1 SP1에서 Stratix V 타이밍 모델이 변경되어 LVDS 수신기의 출력에서 코어의 레지스터로 전송하기 위한 유지 시간 요구 사항을 업데이트했습니다.
Stratix V 주변 클록(PCLK) 타이밍이 올바르지 않습니다.
Quartus II 소프트웨어 버전 12.1의 잘못된 타이밍 모델은 PCLK 신호에 의해 클럭되는 레지스터에서 시작되거나 끝나는 경로에서 타이밍 마진이 낮은 설계에 대한 하드웨어 오류를 초래할 수 있습니다. 이 문제는 PCLK 전역 리소스를 사용하는 Stratix V 설계에 영향을 줍니다.
Quartus II 소프트웨어 버전 12.1로 컴파일된 설계가 이러한 문제의 영향을 받는지 확인하려면 다음을 수행합니다.
- 설계 데이터베이스를 백업합니다.
- Quartus II 소프트웨어 버전 12.1에서 설계를 연 다음 데이터베이스를 내보냅니다. 프로젝트 메뉴에서 데이터베이스 내보내기를 클릭합니다. 메시지가 표시 되 면 제안 된 export_db 디렉터리로 데이터베이스를 내 보냅니다.
- Quartus II 소프트웨어 버전 12.1 SP1 이상을 시작합니다.
- 프로젝트를 엽니다. 이전 데이터베이스 버전을 덮어쓸지 여부를 묻는 메시지가 나타나면 예를 클릭하고 export_db 디렉터리에서 데이터베이스를 가져옵니다.
- 설계에서 TimeQuest 타이밍 분석기를 실행합니다.
타이밍 위반이 있는 경우 Quartus II 소프트웨어 버전 12.1 SP1 이상에서 Fitter를 실행하여 설계 타이밍을 닫습니다.