문서 ID: 000085043 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-01-12

인텔® Stratix®, Arria® V 및 Cyclone® V FPGA 장치의 경우 Quartus® II 12.1 이상에서 PLL 출력 카운터가 병합되는 것을 방지하려면 어떻게 합니까?

환경

  • 인텔® Quartus® II 소프트웨어
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 버전 12.1 이상에서는 QSF 변수 UNFORCE_MERGE_PLL_OUTPUT_COUNTER 사용하여 PLL 출력 카운터가 Stratix® V, Arria® V 또는 Cyclone® V 장치에서 병합되는 것을 방지할 수 있습니다.

    해결 방법

    다음은 PLL 출력 카운터에 할당되는 예입니다.

    set_instance_assignment -name UNFORCE_MERGE_PLL_OUTPUT_COUNTER ON -에서 "mypll:inst|mypll_0002:mypll_inst|altera_pll:altera_pll_i*"

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Cyclone® V SX SoC FPGA
    Stratix® V E FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.