문서 ID: 000085048 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-01-21

외부 Altera_PLL과 DPA(Dynamic Phase Alignment)가 활성화된 ALTLVDS_RX 구현하고 연결하려면 어떻게 해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • ALTLVDS_RX
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 12.1 이상에서 DPA가 활성화된 외부 PLL 모드에서 ALTLVDS_RX 사용하면 아래와 같이 분석 및 합성에서 오류가 발생합니다.

    오류: SERDES DPA 블록 노드 \'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3\'이(가) \'DPACLKIN\' 포트에 제대로 연결되지 않았습니다. 아래 나열된 유효한 포트 중 하나에 연결해야 합니다.
    정보 : arriav_pll_dpa_output WYSIWYG의 PHOUT 포트에 연결할 수 있습니다.
    정보: generic_pll WYSIWYG의 OUTCLK 항구에 연결될 수 있습니다

    이는 Arria® V 및 Stratix® V 장치에 영향을 미칩니다.

    해결 방법

    DPA가 활성화된 외부 PLL 모드에서 ALTLVDS_RX 메가 기능을 사용할 때 이 방법 문서 및 example-project.zip 파일을 다운로드하여 설계를 수정하십시오.

    먼저 아래 관련 솔루션에 설명된 대로 외부 PLL 모드로 ALTLVDS_RX 및 ALTLVDS_TX 구현하는 단계를 완료해야 합니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 9 제품

    Arria® V GT FPGA
    Stratix® V E FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.