문서 ID: 000074146 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-08-27

Cyclone®V, Arria®V, Stratix®V 장치의 외부 PLL 모드에서 Altera_PLL과 ALTLVDS_RX 또는 ALTLVDS_TX 메가 함수 사이에 LVDS 버퍼를 삽입하려면 어떻게 해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    다음 옵션 중 하나가 켜져 있을 때 Cyclone®V, Arria®V 및 Stratix®V 장치의 외부 PLL 모드에서 사용되는 경우 Altera_PLL과 ALTLVDS_RX 또는 ALTLVDS_TX 메가 기능 사이에 LVDS 버퍼를 삽입해야 합니다.

    • PLL의 동적 재구성 사용
    • 동적 위상 편이 포트에 대한 액세스 활성화
    • 물리적 출력 클록 매개변수 활성화

    해결 방법

    이 방법 문서를 다운로드하여 외부 PLL과 ALTLVDS IP 사이에 중간 LVDS 버퍼를 추가하는 방법을 알아보십시오.

    방법 문서에서는 각 Cyclone® V, Arria® V 및 Stratix® V 디바이스에 대해 VHDL 또는 Verilog에서 다운로드할 수 있는 예제 디자인을 참조합니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Stratix® V GX FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Arria® V GZ FPGA
    Cyclone® V SE SoC FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® V E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.